پیاده سازی و توسعه یک الگوریتم تولید الگوی تست برای مدارهای دیجیتال ترکیبی و فشرده سازی تستها

جهان پیشرفته امروز به طور افزاینده ای به سیستم های الکترونیکی به طور اعم و به سیستم های دیجیتالی مثل کامپیوترها به طور اخص وابستگی پیدا کرده است . برای اطمینان از صحت کار این سیستم ها، باید این سیستم ها را تست نمود. برای تست ، ابتدا معایب مدل می شوند و سپس الگوریتم هایی جهت تولید مقادیر دودوئی مناسب در ورودی های مدار به منظور ظاهر نمودن این عیوب در خروجی های مدار بکار برده می شوند. این مقادیر دودوئی مناسب را الگوی تست می نامند. الگوریتم های تولید الگوی تست برای مدارهای vlsi از سال 1970 مورد توجه محققان و طراحان مدارهای مجتمع قرار گرفته است . در این پایان نامه به شرح الگوریتمی برای تست مدارهای منطقی ترکیبی پرداخته شده است . ایده اصلی در این الگوریتم نمایش یک تابع منطقی توسط یک گراف می باشد. این الگوریتم بر مبنای نمایش یک تابع بولی با استفاده از نمودارهای تصمیم گیری دودویی مرتب شده کاهش یافته (reduced ordered binary decision digrams) (robdds) بنا شده است . robdd یک ساختمان داده گرافیکی برای نمایش موثر توابع بولی با گرافهای جهت دار غیرچرخشی (acyclic) است . این گرافها نشان دهنده بسط شانون یک تابع منطقی می باشند و برای یک ترتیب خاص متغیرها ساخته می شوند. در این پایان نامه چگونگی استفاده از این نمودارها برای تست مدارهای دیجیتالی بیان شده است و نشان داده شده است که سرعت تولید الگوی تست توسط این روش نسبت به روشهای قبلی افزایش قابل ملاحظه ای دارد. این الگوریتم بر روی یک مقایسه گر 4 بیتی اجرا شده است . نتایج بدست آمده موثر بودن این روش را تایید می نماید. اندازه نمودارهای تصمیم گیری به ترتیب متغیرها حساس است . در این پایان نامه روشهایی برای بدست آوردن یک ترتیب خوب برای متغیرها ارائه شده است . با اجرای الگوریتم بهبود یافته بر روی یک مقایسه گر 4 بیتی موثر بودن الگوریتم بهبود یافته بر الگوریتم بهبود نیافته تایید شده است . روش استفاده در این پایان نامه جامع است ، یعنی تمامی الگورهای تستی که عیب را در یک یا چند خروجی دلخواه مشاهده پذیر می سازند را در صورت وجود پیدا می کند. با جامع بودن تستها می توان مجموعه بردارهای تست را به تعداد کوچکی از الگوهای تست فشرده کرد. در این پایان نامه روشی برای فشرده سازی تستها معرفی شده است .